新技术改变2纳米游戏规则 三星测试报告抢先台积电

三星企图在2纳米制程中追赶台积电，根据一份新报告指出，三星正在引入晶背供电网路技术，可将晶片面积减少19%，效率更加提升。

据Chosun的一份报告指出，BSPDN技术可望改变游戏规则，并且初步测试结果已经超出三星的目标。 至于具体测试，据称三星已将该技术应用到两个未命名的ARM核心上，芯片面积分别减少了10%和19%。

随着芯片面积的减小，三星可以有效地开始批量生产具有更小表面积的SOC系统单芯片设计，不仅如此，早期进行的测试有助于成功地大幅提高性能和能源效率水平。

BSPDN 是一种尚未商业化的新技术，三星没有提及这是否是由于成本限制、或是否没有对这项技术给予太多的更进一步探索。 BSPDN是放置在晶圆背面的电源线，它将电路和电源空间分开，有助于最大限度地提高效率，并且还存在提高半导体性能的机会。

早前三星已经从一家日本新创公司获得首个2纳米芯片订单，但尚不清楚这批芯片是否会采用BSPDN技术。

台积电并未透露正在试验的BSPDN技术，因此从理论上讲，三星在这方面具有优势。

三星打算用下一代2纳米技术来弥补落后台积电的差距，预定将于明年进入量产。